Intel器件研发部主管Mike Mayberry介绍道，相对于其它使用较厚的埋层氧化层的FBC产品而言，Intel的研发团队使用10nm的BOX并在其上方覆盖22nm的硅材料。这项技术在速度上还不能与传统的SRAM相提并论，但是FBC结构比目前广为使用的6晶体管(6T)的SRAM具有更小的单元面积。

　　Intel研发的浮体存储器单元（FBC），器件的栅电极为32nm并使用10nm的埋层氧化层（BOX）储存电荷。

　　“如果我们能够使FBC满足使用的需求，单一晶体管结构无疑比6T内存更具有优势，” Mayberry说道。

　　Mayberry介绍道，FBC内存结构不再需要独立、制造成本高昂的电容结构，而是将电容与单元本体相互结合。通过这种方式，FBC结构能够在单元面积上具备更大的储存容量。这能够进一步提高运算速度并大为降低制造成本。此外，Mayberry还指出，采用较薄的BOX以及硅材料的FBC结构在低电压条件下的表现与厚SOI单元相当。Intel展示的30nm栅电极(Lg)的FBC结构，其单元面积约为0.01 μm2。

　　Intel的研究人员采用本公司的45nm逻辑技术平台进行流片试验，在提高源/漏掺杂和取消井掺杂的平面结构上分别对比先栅极、后栅极制造工艺对这项技术的影响。具体内容参见，《A Scaled Floating Body Cell Memory with High-k + Metal Gate on Thin-Silicon and Thin-BOX for 15 nm Node and Beyond》，作者：Intel技术生产制造部（TMG）Hillsboro, Ore.以及Ibrahim Ban，Uygar Avci，David Kencke 和Peter Chang。

　　研究人员公布了栅长为60nm的FBC器件性能，基于数据可知FBC结构具有良好的晶体管电学性能，较稳定的阈值电压(Vt)以及优异的内存表现。上述结果参见《functional 32 nm gate length silicon suggests the feasibility of this technology at the 11 nm node》，文中栅长为32nm的器件是迄今为止发布的最小尺寸的器件结构。文中指出：“在>100ms的前提下，储存数据是稳定的，FBC结构能够适用于32nm栅长的器件并可以进一步向前发展。”

　　当迈入16nm节点时，FBC的单元尺寸将比6T SRAM更小。采用40nm栅电极、60nm栅电极间隔以及60nm金属导线的设计规则，折叠型位线结构的FBC单元面积是0.012 μm2，而开放型位线结构的将达到0.006μm2。

　　Intel的成果为FBC内存领域的研究注入了新的活力。此前，IBM的研究人员提出随着器件尺寸的缩小很难确保存在BOX中的电荷不会流失。

　　去年晚些时候，Innovative Silicon Inc. (ISI, Lausanne, Switzerland)对外发布了第二代Z-RAM设计结构。作为FBC领域的先驱，ISI已经将其知识产权转让给了Advanced Micro Devices Inc. (AMD, Sunnyvale, Calif.)、Hynix Semiconductor Inc. (Icheon, Korea)以及其它一些知名半导体企业。此外，在日本Toshiba Corp. (Tokyo)和Renesas Technology Corp. (Tokyo)也在积极研究FBC技术。

　　“FBC单元可以用于高速缓冲存储器，面积上会比目前在45nm技术节点使用的6T SRAM缩小30%”，Mayberry说道。而且这项技术能够进一步向下延伸，满足16nm乃至更为先进技术的需求。最后，他透露Intel在FBC方面的研究比目前业界公布的技术先进两代以上。