台积电于今年3月底正式推出40纳米晶圆共乘服务，提供客户泛用型制程（40G）及低耗电制程（40LP）等两种制程，下半年亦有多个产品完成设计定案（tape-out），明年第二季将推出行动通讯制程（40LPG），确实已获得数十个客户进行产品设计。台积电预计年底40纳米的量产将如期进行，明年将转入40纳米投片的客户，已包括高通（Qualcomm）、阿尔特拉（Altera）、英伟达（NVIDIA）、AMD等。

　　台积电持续基于摩尔定律进行制程微缩工程，明年底将推出32纳米制程，原本只计划提供泛用型制程（32G）及低耗电制程（32LP）等两种，但是台积电已经开始着手32纳米的HKMG制程，以利其后续争取更多的中央处理器代工订单。

　　设备商表示，目前先进制程微缩至32纳米有两大挑战，一是微影技术（Lithography）的微缩问题，二是愿意导入32纳米的逻辑组件订单十分有限，且每项产品的设计研发金额高达7,500万美元，较45及40纳米高出50％。台积电为了如期提供32纳米技术，已透过双重曝影（double patterning）方式，将浸润式（immersion）微影技术应用延伸至32纳米，现在面临的问题则是要找到够多的订单填补开出的产能。

　　业内人士透露，台积电希望以处理器代工订单做为32纳米最大需求来源，所以才会增加32纳米HKMG技术，因为除了其为Sun计算机代工的Sparc处理器，可能需要用到HKMG技术来降低漏电，也可开始为其一年来积极争取的AMD处理器代工订单进行铺路，因为AMD已透露32纳米世代可能导入HKMG技术。